Publié le: 07/05/2021 @ 23:59:34: Par Nic007 Dans "Matériel"
MatérielLes ingénieurs des laboratoires du groupe technologique IBM ont franchi une nouvelle étape dans le développement d'architectures de puces: la société a annoncé l'achèvement de la première puce d'une taille de structure de 2 nanomètres.
Il faut bien entendu noter que la valeur ne correspond qu'à un équivalent. Lorsque vous travailliez encore avec des tailles d'entités de 65 ou 40 nanomètres, vous vous occupiez des dimensions réelles des architectures bidimensionnelles. Les conceptions 3D des processus FinFET modernes suivent d'autres principes de base, de sorte que les informations ne sont plus complètement congruentes - néanmoins, elles donnent une impression de l'état de développement.

En fin de compte, il s'agit d'étendre davantage la densité des transistors sur une puce afin d'augmenter les performances, et finalement aussi la consommation d'énergie.réduire. Par rapport à une puce moderne de 7 nanomètres, car elle est actuellement en train de se frayer un chemin sur le marché de masse, la nouvelle architecture IBM apporte environ 45% de performances en plus, selon les informations. Au même niveau de performance, il nécessite à nouveau 75% d'énergie en moins, rapporte Anandtech .

L'augmentation des valeurs est finalement due au fait que la densité des transistors augmente. IBM peut désormais proposer un impressionnant 333 millions de transistors sur un millimètre carré. Les derniers SoC 5 nanomètres, sortis de la chaîne de production de TSMC, s'élèvent à 171 millions d'unités. Selon les ingénieurs de Big Blues, la nouvelle architecture signifie que 50 milliards de transistors peuvent être emballés sur une puce de la taille d'un ongle (150 millimètres carrés).
Envoyer une nouvelle à un ami
Sujet:
Email:
Texte:
 
Informaticien.be - © 2002-2021 AkretioSPRL  - Generated via Kelare
The Akretio Network: Akretio - Freedelity - KelCommerce - Votre publicité sur informaticien.be ?